信号复原电路、等待时间调整电路、存储器控制器、处理器、计算机、信号复原方法以及等待时间调整方法专利登记公告

专利名称：信号复原电路、等待时间调整电路、存储器控制器、处理器、计算机、信号复原方法以及等待时间调整方法

摘要：包括存储部（4）和存储控制部（6）。存储部（4）是能够按输入顺序排列存储输入信号，并按排列顺序读出上述输入信号的单元。上述存储控制部（6）利用上述输入信号的延迟信息对存储部（4）中的上述输入信号从输入到输出为止的延迟时间进行控制。而且，在该控制中，当上述输入信号的延迟量大时使上述延迟时间减少，当上述输入信号的延迟量小时使上述延迟时间增加。

专利类型：发明专利

专利号：CN200980162533.7

专利申请（专利权）人：富士通株式会社

专利发明（设计）人：德广宣幸;高桥德幸;相曾真也

主权项：一种信号复原电路，其特征在于，具备：存储部，其能够按输入顺序排列存储输入信号并按排列顺序读出上述输入信号；和存储控制部，其利用上述输入信号的延迟信息对上述存储部中的上述输入信号从输入到输出为止的延迟时间进行控制。

专利地区：日本