时序电路的拓扑结构分析方法和状态机模型提取方法专利登记公告

专利名称：时序电路的拓扑结构分析方法和状态机模型提取方法

摘要：本发明涉及时序电路的拓扑结构分析方法和状态机模型提取方法。该方法适用于基于SystemC描述的、由触发器和基本门组成的时序电路，其中触发器和基本门已由SystemC描述。电路信息体现电路的拓扑结构，包括触发器个数以及它们的端口信息，门器件类型以及它们的端口信息、初级输入端个数以及每条导线所连接的逻辑器件信息。该方法主要包括：提取电路拓扑结构信息；构建电路的布尔函数；使用二叉决策图表示状态转移的布尔函数；初始化时序电路；使用约束求解器求解状态转移的布尔函数。本发明实现了门级时序电路状态机模型提取算法，能够很

专利类型：发明专利

专利号：CN201010607223.6

专利申请（专利权）人：北京国睿中数科技股份有限公司

专利发明（设计）人：王胜

主权项：?一种适用于SystemC描述的时序电路拓扑结构分析方法，其中所述时序电路包括由SystemC描述的能存储电路状态的逻辑器件和基本门器件，所述时序电路拓扑结构通过电路信息来体现，在完成模块实例化和端口信息绑定操作后执行SC_MODULE类内的成员函数end_of_elaboration()，?其中默认的成员函数end_of_elaboration是空的，通过修改成员函数end_of_elaboration和添加获取电路信息的代码来提取各个模块实例化时的电路信息。

专利地区：北京