逻辑电路和半导体装置专利登记公告

专利名称：逻辑电路和半导体装置

摘要：在时钟门控技术被执行的逻辑电路中，储用功率被降低或者故障被抑制。该逻辑电路包括晶体管，其中，在没有供给时钟信号的时段，当源极端子和漏极端子之间存在电势差时，该晶体管处于截止状态。该晶体管的沟道形成区是使用氧化物半导体形成，在该氧化物半导体中，氢浓度被降低。具体地，氧化物半导体的氢浓度为5×1019(原子/立方厘米)或更低。因此，可以减少晶体管的泄漏电流。结果，在该逻辑电路中，可以实现储用功率的减少以及故障的抑制。

专利类型：发明专利

专利号：CN201080048602.4

专利申请（专利权）人：株式会社半导体能源研究所

专利发明（设计）人：盐野入丰;小林英智

主权项：一种逻辑电路，含有第一时段和第二时段，其中，在所述第一时段，时钟信号被输入，而在所述第二时段，所述时钟信号没有被输入，该逻辑电路包括：晶体管，当在所述第二时段内源端子和漏端子之间存在电势差时，该晶体管处于截止状态，其中，所述晶体管的沟道形成区是使用氧化物半导体形成的，在所述氧化物半导体中，氢浓度为5×1019原子/立方厘米或更低。

专利地区：日本