缓冲存储器和缓冲存储器控制单元专利登记公告

专利名称：缓冲存储器和缓冲存储器控制单元

摘要：在包含共享缓冲存储器的多处理器中有效地进行各处理器间的数据传输。缓冲存储器的标签存储部220中的每个条目不仅保持标签地址字段221、有效字段222和脏字段223，还保持参考次数字段224。在数据写入时设定参考次数字段224，并在每次读访问后使参考次数字段224的值递减。当参考次数字段224的值由“1”变为“0”时，在不进行回写操作的情况下使所述条目无效。当缓冲存储器用于多处理器系统中的各处理器间的通信时，缓冲存储器用作共享FIFO，并自动删除所使用的数据。

专利类型：发明专利

专利号：CN201080055593.1

专利申请（专利权）人：索尼公司

专利发明（设计）人：平尾太一;坂口浩章;芳川洋;石井雅明

主权项：一种缓冲存储器，其包括：标签存储部，其包括多个条目，每个所述条目包含标签地址和剩余参考次数，通过由构成访问地址的部分的第一地址段以搜索所述多个条目，从而索引一个以上所述条目；数据存储部，其用于保持各自对应于所述多个条目的各条数据；标签控制部，其用于对构成所述访问地址的另一部分的第二地址段与一个以上已索引条目的每个中所包含的所述标签地址进行比较，从而找到标签地址与所述第二地址段匹配的条目；以及数据控制部，在读访问中，该数据控制部从所述数据存储部中选择对应于所述已找到的条目的数据，其中，在所述读访问中，当所述

专利地区：日本