抗功耗攻击AES模块功能设计的方法和电路专利登记公告

专利名称：抗功耗攻击AES模块功能设计的方法和电路

摘要：一种抗功耗攻击AES模块功能设计的方法和电路，该方法包括：构建用以实现AES模块功能的一原电路；构建用以遮掩该原电路的功耗的一辅助电路，使该辅助电路与原电路的结构完全匹配，但具有与原电路相反的逻辑，而使该辅助电路与原电路相互之间不存在交叉连接；使该辅助电路与原电路同步工作，从而可通过动态双轨逻辑实现AES模块的抗功耗攻击。通过采用具有负向逻辑的辅助电路与原电路配合构成的双轨动态逻辑，可以在FPGA上实现能抵抗DPA的攻击的设计，以确保AES模块的安全。

专利类型：发明专利

专利号：CN201110030026.7

专利申请（专利权）人：深圳市证通电子股份有限公司

专利发明（设计）人：李肯立;余思洋;刘彦;唐卓;秦云川;肖德贵

主权项：一种抗功耗攻击AES模块功能设计的方法，其特征在于，该方法包括：构建用以实现AES模块功能的一原电路；构建用以遮掩该原电路的功耗的一辅助电路，使该辅助电路与原电路的结构完全匹配，但具有与原电路相反的逻辑，从而使该辅助电路与原电路相互之间不存在交叉连接；使该辅助电路与原电路同步工作，从而可通过动态双轨逻辑实现AES模块的抗功耗攻击。

专利地区：广东