一种格雷码编码的并行设计电路专利登记公告
专利名称：一种格雷码编码的并行设计电路
摘要：本发明提供一种格雷码编码的并行设计电路，采用多个异或运算单元组合实现电路设计模式，多个异或运算单元同时进行异或运算并产生运算结果。整个设计电路由各组合电路构成，并行传输的数据能够同时完成运算并输出结果。通过本发明提供的电路解决方案，能够有效降低格雷码编码的并行电路设计芯片的面积，同时有效降低芯片功耗，满足应用需求。
专利类型：发明专利
专利号：CN201110052367.4
专利申请（专利权）人：上海华虹集成电路有限责任公司
专利发明（设计）人：左耀华
主权项：一种格雷码编码的并行设计电路，其特征在于所述电路由异或运算单元组合构成。
专利地区：上海
关于上述专利公告申明 : 上述专利公告转载自国家知识产权局网站专利公告栏目，不代表该专利由我公司代理取得，上述专利权利属于专利权人，未经（专利权人）许可，擅自商用是侵权行为。如您希望使用该专利，请搜索专利权人联系方式，获得专利权人的授权许可。