一种支持操作乱序执行的与非型快闪存储控制器专利登记公告

专利名称：一种支持操作乱序执行的与非型快闪存储控制器

摘要：本发明公开了一种支持操作乱序执行的与非型快闪存储控制器，目的是提高提高访存数据吞吐率。本发明由预处理模块、保留站模块、动态调度模块和后处理模块组成，预处理模块由地址识别单元、三个多路选择器、第一数据队列组和第一逻辑或门组成；保留站模块由二个多路选择器、表项编号寄存器、有效性监听单元、相关性判断单元、基片状态设置单元、输出判断单元、控制逻辑单元和保留站表组成；动态调度模块由五个多路选择器、M个状态机、仲裁器和第二逻辑或门组成；后处理模块由比较器、第二数据队列组、一个多路选择器组成。采用本发明可以并行执行对存

专利类型：发明专利

专利号：CN201110452301.4

专利申请（专利权）人：中国人民解放军国防科学技术大学

专利发明（设计）人：肖侬;赖明澈;黄立波;陈博

主权项：一种支持操作乱序执行的与非型快闪存储控制器，放在处理器和低层闪存控制模块之间，低层闪存控制模块与芯片相连，芯片为与非型快闪芯片，内部包含M个基片，M为2的正整数次幂，其特征在于支持操作乱序执行的与非型快闪存储控制器由预处理模块、保留站模块、动态调度模块和后处理模块组成，所述低层闪存控制模块由M个顺序存储控制器并联而成，分别控制芯片中的一个基片：预处理模块与处理器、保留站模块、动态调度模块相连，内含第一数据队列组，预处理模块从处理器接收控制指令和地址指令，将控制指令、地址指令发送给保留站模块，从保留站模块接

专利地区：湖南