基于FPGA内部的一种模拟并行接口电路及其实现方法专利登记公告

专利名称：基于FPGA内部的一种模拟并行接口电路及其实现方法

摘要：本发明提供了一种基于FPGA内部的一种模拟并行接口电路及其实现方法，包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，CPU产生的读、写信号、在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读、写信号以及读、写选通信号，UFM地址、数据产生模块根据读、写选通信号生成地址总线或地址总线和数据总线，其中，写信号的地址总线和数据总线上对应的内容被保存在UFM模块内，读信号的地址总线上的内容在读信号有效的情况下被锁存在数据锁存模块内。通过本发明

专利类型：发明专利

专利号：CN201110452701.5

专利申请（专利权）人：中国西电电气股份有限公司

专利发明（设计）人：张杭;严结实;刘吕娜

主权项：一种基于FPGA内部的一种模拟并行接口电路，其特征在于：包括读写和选通产生模块、UFM地址、数据产生模块、UFM察除信号产生模块、UFM模块，以及数据锁存模块，CPU产生的读信号tnRD或写信号tnWR在读写和选通产生模块内经延时和整形处理后生成满足UFM时序要求的读信号nRD或写信号nWR以及读选通信号RD_STB或写选通信号WR_STB，UFM地址、数据产生模块根据读选通信号或写选通信号对读信号的地址信号或写信号的地址信号和数据信号进行锁存并生成地址总线ADD或地址总线ADD和数据总线DAT，其中，写

专利地区：陕西