一种基于FPGA的SDLC协议总线通讯测试装置专利登记公告

专利名称：一种基于FPGA的SDLC协议总线通讯测试装置

摘要：本发明公开了一种基于FPGA的SDLC协议总线通讯测试装置，其特点是该测试装置由FPGA测试模块、差分驱动器、差分接收器、连接器、计算机、晶体振荡器和存储器组成，计算机将测试数据输入FPGA测试模块后组成SDLC序列输入差分驱动器，差分驱动器转化为差分信号后输入连接器，连接器将自检和被测产品的测试信号输入差分接收器，差分接收器转化为逻辑信号后输入FPGA测试模块进行SDLC协议解码，由计算机计算被测产品的误码率和延迟时间。本发明与现有技术相比具有测试效率高，操作方便，便于系统集成化，并可根据要求自行更改设

专利类型：发明专利

专利号：CN201210072878.7

专利申请（专利权）人：上海航天科工电器研究院有限公司

专利发明（设计）人：郝斌魁;孔令涛

主权项：一种基于FPGA的SDLC协议总线通讯测试装置，其特征在于该测试装置由FPGA测试模块、差分驱动器、差分接收器、连接器、计算机、晶体振荡器和存储器组成，计算机、晶体振荡器和存储器分别接入FPGA测试模块，FPGA测试模块输出与差分驱动器输入连接，差分驱动器输出与连接器一输入端连接，连接器一输出端与差分接收器输入连接，差分接收器输出与FPGA测试模块输入连接，连接器另一输出端与连接器另一输入端设有自检支路连接；计算机向FPGA测试模块发送测试数据和测试指令，晶体振荡器为FPGA测试模块提供时钟源，存储器为F

专利地区：上海