集成电路版图设计最小通孔数目设计规则的检查方法专利登记公告

专利名称：集成电路版图设计最小通孔数目设计规则的检查方法

摘要：本发明公开了一种集成电路版图最小通孔数目设计规则(MinimumCut?Rule)的检查方法。本发明将版图图形抽象成为由一系列的水平边界定义的多边形数据表示，依据多边形特征提取方法、多边形间的逻辑运算方法、多边形连通区域和边界边的枚举遍历操作方法，进行最小通孔数目设计规则的检查和标记。本发明能够从芯片上的待检测线网中快速、完全精确的提取出其中的宽大走线(Fatwire)以及与其相邻的细小走线(Halo)，保证了最小通孔数目设计规则检查的准确性和高性能。对于版图中存在违反设计规则的图形区域，本发明对其作出启

专利类型：发明专利

专利号：CN201210075806.8

专利申请（专利权）人：领佰思自动化科技(上海)有限公司

专利发明（设计）人：陈刚;李卓远;王似飞

主权项：集成电路版图设计最小通孔数设计规则的检查方法，其特征在于：将版图图形抽象成为由一系列的水平边界定义的多边形数据表示，首先依据多边形特征提取方法、多边形间的逻辑运算方法，准确的提取出待测线网中非规则的宽大走线，放入待检测走线集合；其次通过多边形连通区域和边界边的枚举遍历操作方法，将与宽大走线相连接的局部细小走线提取出来，放入待检测走线集合；最后对提取出来的所有待检测走线集合上的通孔进行最小通孔数目设计规则的检查和标记。

专利地区：上海