8位制约竞争计数码的实现电路专利登记公告

专利名称：8位制约竞争计数码的实现电路

摘要：本发明公开了一种8位制约竞争计数码的实现电路，其中：包括低4位码实现电路、高4位码实现电路和控制逻辑电路，低4位码电路双向移位寄存器A、B的最高位I/O7通过三态非门与DS0连接，最低位I/O0通过三态非门与DS7连接，三态非门的控制端由控制逻辑电路的U7和控制，高4位码电路双向移位寄存器A'、B'的最低位I/O0通过三态非门与DS7连接，脉冲信号分别接入每个移位寄存器的CP端，在移位寄存器的控制端S1和S0的控制下实现移位计数，两个码输出寄存器C、C'分别输出低4位码和高4位码。本发明所设计的8位制约竞

专利类型：发明专利

专利号：CN201210085044.X

专利申请（专利权）人：东南大学

专利发明（设计）人：李冰;李庆凤

主权项：一种8位制约竞争计数码的实现电路，其特征在于：包括低4位码实现电路、高4位码实现电路和控制逻辑电路；所述低4位码实现电路包括第一双向移位寄存器、第二双向移位寄存器、第一码输出寄存器、第一预置开关、第二预置开关、第三预置开关、第四预置开关、第一三态非门、第二三态非门、第三三态非门、第四三态非门、第一反相器和第二反相器，所述高4位码实现电路包括第三双向移位寄存器、第四双向移位寄存器、第二码输出寄存器、第五预置开关、第六预置开关、第七预置开关、第八预置开关、第三反相器、第四反相器、第五反相器和第六反相器，所述控

专利地区：江苏