基于单FPGA的并行矩阵乘法器及其实现方法专利登记公告

专利名称：基于单FPGA的并行矩阵乘法器及其实现方法

摘要：本发明提供基于单FPGA的并行矩阵乘法器，解决现有矩阵乘法器控制复杂且不能对实时数据进行流水式处理的问题；并提供该矩阵乘法器的实现方法。该矩阵乘法器，包括计算单元PE、数据输入接口、参数配置模块、寄存器组、输出模块、数据输出接口；该矩阵乘法器的实现方法，包括以下步骤：（1）在参数配置模块中输入N、M、R三个参数；（2）输入矩阵A和矩阵B；（3）设置MODE_CLASS参数控制矩阵C的输出模式；（4）将矩阵A和矩阵B输入到PE阵列中进行乘加计算；（5）寄存器组接收计算结果，并按照MODE_CLASS参数将该

专利类型：发明专利

专利号：CN201210130215.6

专利申请（专利权）人：电子科技大学

专利发明（设计）人：赵强;何春;莫明威;李玉柏

主权项：基于单FPGA的并行矩阵乘法器，其特征在于，包括：N×R个计算单元PE，用于对输入的数据进行乘加计算操作；数据输入接口，用于并行输入矩阵A和矩阵B，其中，矩阵A为N行M列，矩阵B为M行R列；参数配置模块，用于输入N、M、R?、MODE_CLASS四个参数，根据输入的N、R两个参数控制N×R个计算单元PE生成N行R列的PE阵列，并根据输入的参数M控制矩阵A和矩阵B输入到该PE阵列中进行运算，M控制数据的输入时钟；MODE_CLASS则控制寄存器组中的数据输出到输出模块的输出模式；寄存器组，用于接收PE阵列的

专利地区：四川