一种制作内建应力硅纳米线、以及制作半导体的方法专利登记公告

专利名称：一种制作内建应力硅纳米线、以及制作半导体的方法

摘要：本发明提供了一种内建应力硅纳米线的制作方法，采用后栅工艺（Gate-last），在进行栅极区域刻蚀时，SiNWFET区域侧面已有无定形碳层保护，这时栅极区域的SiNW受到的反向应力方向是水平方向的，避免了硅纳米线反向内建应力不在水平方向的问题，从而避免了硅纳米线中间部位可能发生的发生错位，甚至断裂问题。由于源漏PAD上表面高于SiNW，可以实现源漏和栅极上表面在同一平面，从而不需要栅极侧墙工艺，简化了工艺流程。

专利类型：发明专利

专利号：CN201210133929.2

专利申请（专利权）人：上海华力微电子有限公司

专利发明（设计）人：黄晓橹;金秋敏

主权项：一种制作内建应力硅纳米线的方法，其特征在于，步骤包括：步骤1，提供SOI硅片作为衬底，所述SOI硅片最上层为顶层硅层，顶层硅层下方为埋氧层；在顶层硅层上表面外延一层锗层或锗硅层；采用锗氧化浓缩方法，在外延的锗层或锗硅层表面进行氧化处理，使Ge浓缩至下方的顶层硅层，是顶层硅层变为锗硅层，而最上方形成二氧化硅层；去除最上方的二氧化硅层，从而衬底顶层由顶层硅层变为顶层锗硅层；步骤2，在顶层锗硅层上依次外延一层硅层和锗硅层，通过光刻确定Si纳米线场效应晶体管制备区域，然后通过刻蚀所确定的Si纳米线场效应晶体管制备

专利地区：上海