纠二错高速编译码器专利登记公告

专利名称：纠二错高速编译码器

摘要： 纠二错高速编译码器是在数字通信、计算机网络数据传输以及计算机存储系统等领域内进行差错控制的装置。该装置利用了码字中信息元和监督元分别循环的特性，采用大数逻辑译码方法，使得编码器、译码器和时基控制电路融为一体，整机线路具有工作速度高、结构简单，实现容易，工作可靠等特征，可用于要求工作速率高，纠错能力强的场合。

专利类型：实用新型专利

专利号：CN88202191.5

专利申请（专利权）人：西南交通大学计算机系

专利发明（设计）人：范平志

主权项： 编码译码器是在数字通信、计算机网络数据传输以及计算机存储系统等领域内进行差错控制的设备，其特征在于该编码译码器由时基控制电路Ｕ↓［１４］～Ｕ↓［１６］、编码电路Ｕ↓［１］～Ｕ↓［３］、译码电路Ｕ↓［２］～Ｕ↓［１３］构成，移存器Ｕ↓［２］～Ｕ↓［３］兼作编码循环移存器和译码缓冲暂存器，编码译码器的工作由控制脉冲Φ↓［１３］通过多路开关Ｕ↓［１４］协调控制，Ｕ↓［１４］与信息ＣＮ、主机ＨＴ时钟源ＣＰ、编码器输出Ｕ↓［１］、移存器Ｕ↓［３］、Ｕ↓［７］反馈端相连、五输入大数逻辑门Ｕ↓［１３］控制端与移存器Ｕ

专利地区：四川