图象的放大、缩小电路专利登记公告

专利名称：图象的放大、缩小电路

摘要：一种放大/缩小图象的电路，包括第1选择器(30)，选择已设定的放大/缩小步幅值的加算值和减算值之一；第1D型触发电路(36)，在每一点以及每一行上把该第1选择器(30)的输出加在已设定的放大/缩小初始值上或从中减去后输出；第2选择器(40)，选择基于该第1D型触发电路(36)的输出的放大/缩小值的加算值和减算值之一；第2D型触发电路(44)，在每一点以及每一行上把在该第2选择器(40)中选择出的输出加在已设定的初始倍率信号上或从中减去后向放大/缩小处理部分(46)输出，通过改变对每一点以及/或者每一行的放大率或者缩小率，就可以得到平滑变化没有不适感的图象。

专利类型：发明专利

专利号：CN99811505.3

专利申请（专利权）人：富士通将军股份有限公司

专利发明（设计）人：小野寺纯一;相田∴;大森英幸

主权项：权利要求书1．一种图象的放大/缩小电路，其中在放大/缩小处理部分46中放大以及/或者缩小输入到数据输入端子10中的数字图象信号后将其输出，其特征在于：包括：第1选择器30，选择从放大/缩小步幅值输入端子12输入的预先被设定的放大/缩小步幅值的加算值和减算值之一；第1D型触发电路36，在预先设定的放大或者缩小的初始值上加减该第1选择器30的输出；第2选择器40，选择基于该第1D型触发电路36的输出的放大/缩小值的加算值和减算值之一；第2D型触发电路44，在预先设定的初始倍率信号上加减在该第2选择器40中选择的输出后输出到上述放大/缩小处理部分46。

专利地区：日本