优化锁相环阻尼系数的系统和方法专利登记公告

专利名称：优化锁相环阻尼系数的系统和方法

摘要：一种用于动态地优化PLL电路的阻尼系数的可调振荡器，包括增益受控制的振荡器电路和阻尼控制器。PLL电路提供指示在第一和第二时钟信号之间的误差的环路控制信号，并且生成第三时钟信号，该第三时钟信号的频率为时钟倍频乘以第二时钟信号的频率。振荡器电路具有用于接收环路控制信号的控制输入端、增益控制输入端和提供第三时钟信号的输出端。阻尼控制器具有接收时钟倍频的输入端和提供增益控制信号给振荡器电路的增益控制输入端的输出端。阻尼控制器响应于时钟倍频的改变而调整振荡器电路的增益，以便最小化阻尼系数的变化。

专利类型：发明专利

专利号：CN200610094516.2

专利申请（专利权）人：威盛电子股份有限公司

专利发明（设计）人：詹姆斯·R·隆博格;米尔·S·阿扎姆

主权项：权利要求书1.一种可调整振荡器，用于动态地优化锁相环电路的阻尼系数，所述锁相环电路提供指示在第一和第二时钟信号之间的误差的环路控制信号以用于产生第三时钟信号，所述第三时钟信号的频率是时钟倍频乘以第二时钟信号的频率，所述可调整振荡器包括：增益受控制的振荡器电路，其具有接收环路控制信号的控制输入端、增益控制输入端和提供第三时钟信号的输出端；以及阻尼控制器，其具有输入端、用于接收时钟倍频的输入和提供增益控制信号，以及输出端、用于向所述增益受控制的振荡器电路的所述增益控制输入端提供增益控制信号，其中所述阻尼控制器

专利地区：台湾