三维叠层集成电路装置及其制造方法专利登记公告

专利名称：三维叠层集成电路装置及其制造方法

摘要：本发明公开了一种三维叠层集成电路装置及其制造方法。一种方法，用于三维叠层集成电路装置，用以提供电性连接至互连区域的接触层的叠层处。各接触层包括导电层及绝缘层。移除任何上层的一部分以暴露出第一接触层并产生用于各接触层的接触开口。N个刻蚀掩模的组合用来刻蚀接触开口多达且包含2的N次方个接触层。各个掩模是用来刻蚀有效地一半的接触开口。当N为3时，第一掩模刻蚀一个接触层，第二掩模刻蚀两个接触层，以及第三掩模刻蚀四个接触层。介电层可形成于接触开口的侧壁上。导电体可形成穿过接触开口，并以介电层将导电体电性绝缘于侧壁。

专利类型：发明专利

专利号：CN201110182911.7

专利申请（专利权）人：旺宏电子股份有限公司

专利发明（设计）人：陈士弘;吕函庭;李鸿志;杨金成

主权项：一种方法，使用于一互连区域具有至少四个接触层的一叠层的一三维叠层集成电路装置，以产生多个互连接触区域，该多个互连接触区域与该多个接触层的多个降落区域对齐且露出该多个接触层的该多个降落区域，各该接触层包括一导电层及一绝缘层，该方法包括：移除设置于该互连区域上的任何一上层的至少一部分，以暴露出一第一接触层并产生用于各该接触层的多个接触开口；选择一组N个刻蚀掩模，用以于该多个接触层的该叠层处产生多个互连接触区域层，N为至少等于2的整数；使用该多个N个刻蚀掩模以刻蚀该多个接触开口至多达且包含2的N次方个该多个接触

专利地区：台湾