具有埋入掺杂层的完全耗尽SOI器件专利登记公告

专利名称：具有埋入掺杂层的完全耗尽SOI器件

摘要：本发明涉及具有埋入掺杂层的完全耗尽SOI器件。本发明还涉及用于制造半导体器件的方法，包括：提供第一衬底；在第一衬底的表面区域中形成掺杂层；在掺杂层上形成埋入氧化物层并且在埋入氧化物层上形成半导体层，以获得SeOI晶片；从SeOI晶片的第一区域去除埋入氧化物层和半导体层，同时在SeOI晶片的第二区域中保留埋入氧化物层和半导体层；在第二区域中形成上部晶体管；在第一区域中形成下部晶体管，特别是凹沟道阵列晶体管，其中在第二区域中形成p沟道和/或n沟道晶体管包括在掺杂层中或者由掺杂层形成背栅，在第一区域中形成晶体管

专利类型：发明专利

专利号：CN201110397426.1

专利申请（专利权）人：SOITEC公司

专利发明（设计）人：G·恩德斯;W·舍恩莱因;F·霍夫曼;C·梅热

主权项：一种用于制造半导体器件的方法，包括：提供第一衬底；在所述第一衬底的表面区域中设置掺杂层；在所述掺杂层上设置埋入氧化物层；在所述埋入氧化物层上设置半导体层，以获得绝缘体上半导体晶片；从所述绝缘体上半导体晶片的第一区域去除所述埋入氧化物层和所述半导体层，同时在所述绝缘体上半导体晶片的第二区域中保留所述埋入氧化物层和所述半导体层；在所述第二区域中形成上部晶体管；在所述第一区域中形成下部晶体管，特别是凹沟道阵列晶体管；其中在所述第二区域中形成上部晶体管包括在所述掺杂层中或者由所述掺杂层形成背栅；以及在所述第一区域

专利地区：法国