栅总线加强的沟槽MOS器件及其制造方法专利登记公告

专利名称：栅总线加强的沟槽MOS器件及其制造方法

摘要：本发明公开一种栅总线加强沟槽MOS器件及其制造方法，包括：位于中部的有源区和位于周边包围有源区的栅总线区；所述有源区由若干重复排列的沟槽MOS单胞并联构成；每个沟槽MOS单胞内设置有栅沟槽；所述栅沟槽内壁被栅氧化层覆盖；所述栅总线区内设置有若干栅总线沟槽，所述栅总线沟槽与所述栅沟槽互相连通，所述栅总线沟槽被隔离氧化层覆盖；所述隔离氧化层的厚度大于所述栅氧化层的厚度；所述栅总线沟槽底部外延层内设置有掺杂加强区；所述掺杂加强区的掺杂浓度大于所述外延层的掺杂浓度。本发明通过加强栅总线提升了沟槽MOS器件的性能和

专利类型：发明专利

专利号：CN201110405662.3

专利申请（专利权）人：苏州硅能半导体科技股份有限公司

专利发明（设计）人：刘伟;王凡

主权项：一种栅总线加强的沟槽MOS器件，该器件由位于中部的有源区（1）和位于周边包围有源区（1）的栅总线区（2）构成；在截面上，所述器件包括位于硅片背面第一导电类型重掺杂的漏极区（3），位于漏极区（3）上方第一导电类型轻掺杂的外延层（4）；所述有源区（1）由若干重复排列的沟槽MOS单胞并联构成；每个沟槽MOS单胞包括位于所述外延层（4）内上部的第二导电类型轻掺杂的阱层（5）；穿过所述阱层（5）并延伸至外延层（4）内的栅沟槽（6）；在所述阱层（5）上部内且位于所述栅沟槽（6）周边的第一导电类型重掺杂的源极区（7）；

专利地区：江苏