基于阈值逻辑的SET/MOS混合结构乘法器单元专利登记公告

专利名称：基于阈值逻辑的SET/MOS混合结构乘法器单元

摘要：本发明涉及集成电路技术领域，特别是一种基于阈值逻辑的SET/MOS混合结构乘法器单元，包括第一、二、三、四信号源、四输入阈值逻辑门、五输入阈值逻辑门以及一反相器；其共消耗3个PMOS管,3个NMOS管和2个SET。HSPICE的仿真结果表明该电路能够有效地实现乘法器单元的逻辑功能,整个电路的平均功耗仅为12nW。与基于布尔逻辑的CMOS乘法器单元相比,管子数目大大减少,功耗显著降低,电路结构得到了进一步的简化,有利于节省芯片的面积,提高电路的集成度。

专利类型：发明专利

专利号：CN201210001147.3

专利申请（专利权）人：福州大学

专利发明（设计）人：魏榕山;陈锦锋;陈寿昌;何明华

主权项：一种基于阈值逻辑的SET/MOS混合结构乘法器单元，其特征在于：包括第一、二、三、四信号源、四输入阈值逻辑门、五输入阈值逻辑门以及一反相器；所述第一信号源与所述四输入阈值逻辑门的第一输入端、五输入阈值逻辑门的第一输入端连接；所述第二信号源与所述四输入阈值逻辑门的第二输入端、五输入阈值逻辑门的第二输入端连接；所述第三信号源与所述四输入阈值逻辑门的第三输入端、五输入阈值逻辑门的第三输入端连接；???所述第四信号源与所述四输入阈值逻辑门的第四输入端、五输入阈值逻辑门的第四输入端连接；???所述四输入阈值逻辑门的

专利地区：福建