减小半导体器件栅诱导漏极泄漏的方法、MOS器件制造方法专利登记公告
专利名称：减小半导体器件栅诱导漏极泄漏的方法、MOS器件制造方法
摘要：本发明提供了一种减小半导体器件栅诱导漏极泄漏的方法、MOS器件制造方法。根据本发明的减小半导体器件栅诱导漏极泄漏的方法包括：在对半导体器件的漏端和源端进行环状注入时，漏端环状注入的注入方向相对竖直方向朝漏端倾斜第一锐角，源端环状注入的注入方向相对竖直方向朝源端倾斜第二锐角；并且，漏端环状注入的注入方向与竖直方向夹角大于源端环状注入的注入方向与竖直方向夹角。本发明在环状注入工艺中，分别对漏端注入和源端注入的角度进行调整，在保持沟道有效长度不变的情况下，降低了漏端与栅极交叠区域，降低了漏端的有效纵向电场，从而
专利类型：发明专利
专利号：CN201210081515.X
专利申请（专利权）人：上海华力微电子有限公司
专利发明（设计）人：俞柳江
主权项：一种减小半导体器件栅诱导漏极泄漏的方法，其特征在于包括：在对半导体器件的漏端和源端进行环状注入时，漏端环状注入的注入方向相对竖直方向朝漏端倾斜第一锐角，源端环状注入的注入方向相对竖直方向朝源端倾斜第二锐角；并且，漏端环状注入的注入方向与竖直方向夹角大于源端环状注入的注入方向与竖直方向夹角。
专利地区：上海
关于上述专利公告申明 : 上述专利公告转载自国家知识产权局网站专利公告栏目，不代表该专利由我公司代理取得，上述专利权利属于专利权人，未经（专利权人）许可，擅自商用是侵权行为。如您希望使用该专利，请搜索专利权人联系方式，获得专利权人的授权许可。