多通道前向时钟高速串行接口的正交时钟产生电路专利登记公告

专利名称：多通道前向时钟高速串行接口的正交时钟产生电路

摘要：本发明公开了电路设计和数据传输技术领域中的一种多通道前向时钟高速串行接口的正交时钟产生电路。包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；延迟线电路用于产生等相位差的第一相时钟、第二相时钟、第三相时钟和第四相时钟；第一相位平均电路用于输入同相的第二相时钟和同相的第三相时钟，其输出时钟的相位为第二和第三相时钟的相位的均值；第二相位平均电路用于输入反相的第一相时钟和同相的第四相时钟，其输出时钟的相位为第一相时钟反相相位和第四相时钟的相位的均值；第一和第二缓冲器分别用于输入第一和第

专利类型：发明专利

专利号：CN201210130284.7

专利申请（专利权）人：清华大学

专利发明（设计）人：黄柯;王自强;郑旭强;李福乐;马轩;俞坤治;张春;王志华

主权项：一种多通道前向时钟高速串行接口的正交时钟产生电路，其特征是所述正交时钟产生电路包括延迟线电路、第一相位平均电路、第二相位平均电路、第一缓冲器和第二缓冲器；所述延迟线电路用于在参考时钟通过时产生等相位差的四相时钟，所述等相位差的四相时钟分别为第一相时钟CK1、第二相时钟CK2、第三相时钟CK3和第四相时钟CK4；所述延迟线电路包括至少4个延时单元，每个延时单元具有相等的延时；所述第一相位平均电路包括第一差分输入端、第二差分输入端和差分输出端；第一相位平均电路的第一差分输入端用于输入同相的第二相时钟CK2，第

专利地区：北京