半导体芯片搭载用基板及其制造方法专利登记公告

专利名称：半导体芯片搭载用基板及其制造方法

摘要：本发明的目的在于，提供即使在形成微细配线的情况下也能够使桥接的发生减少并且能够获得优异的引线接合性和焊料连接可靠性的半导体芯片搭载用基板的制造方法。本发明的半导体芯片搭载用基板的制造方法具有：抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层相隔绝缘层设置在内层板上；导体电路形成工序，其通过电解镀铜在第1铜层上形成第2铜层，得到导体电路；镍层形成工序，其通过电解镀镍在导体电路上的至少一部分形成镍层；抗蚀层除去工

专利类型：发明专利

专利号：CN201080039774.5

专利申请（专利权）人：日立化成工业株式会社

专利发明（设计）人：江尻芳则;长谷川清;樱井健久;坪松良明

主权项：一种半导体芯片搭载用基板的制造方法，其具有：抗蚀层形成工序，其在具有内层板和第1铜层的层叠体中的所述第1铜层上，除了应成为导体电路的部分以外形成抗蚀层，所述内层板在表面具有内层电路，所述第1铜层以一部分与所述内层电路连接的方式相隔绝缘层设置在所述内层板上；导体电路形成工序，其通过电解镀铜在所述第1铜层上的应成为所述导体电路的部分形成第2铜层，得到由所述第1铜层和所述第2铜层形成的所述导体电路；镍层形成工序，其通过电解镀镍在所述导体电路上的至少一部分，形成与所述导体电路相反侧的面中的结晶粒径的平均值为0.2

专利地区：日本