具有分级位线结构的半导体存储器件专利登记公告

专利名称：具有分级位线结构的半导体存储器件

摘要： 一种半导体存储器包含半导体衬底（１０）、许多子位线对(SBL11、SBL11-SBL44、SBL44)、在子位线对之上的层上形成的主位线对(MBL1、MBL1)许多选择晶体管、与子位线对交叉的许多字线和许多存储单元。每个选择晶体管相应于一条子位线并具有与其连接的源／漏区（２４）。在选择晶体管另一源／漏区（２２）之上并与存储单元的存储节点（３４）同层形成过渡层（３２、４４、４８、５２、５６）。过渡层通过其下面的接触孔道（３０）与选择晶体管的另一源／漏区连接。过渡层进一步通过在其上面的另一条接触孔道（３６）与该主位线连接。

专利类型：发明专利

专利号：CN96102034.2

专利申请（专利权）人：三菱电机株式会社

专利发明（设计）人：鹤田孝弘; 筑出正树

主权项：1．一种半导体存储器件，包含：半导体衬底（10）；在上述的半导体衬底上形成的许多子位线对（SBL11、SBL11一SBL14、SBL14）；在位于上述的许多子位线对之上的层里沿着上述的许多子位线对形成的一个主位线对（MBL1、MBL1）；每个应于上述的许多子位线对的一条和另一条子位线其中之一的许多开关部分（Qall一Qal4、Qbll一Qbl4），连接在相应的子位线与上述的主位线对的一条和另一条主位线其中之一条主位线之间；在上述的半导体衬底上形成与上述的许多子位线对相交的许多字线（WL1一WL64）；相应于上述的许多子位线对和上述的许多字线的交点形成许多存储单元（MC），每个与相应的子位线对的一条和另一条子位线其中之一条子位线连接并与相应的字线连接。上述的许多开关部分，每个包含在上述的半导体衬底上形成一个选择晶体管（Qa11一Qa14、Qb11一Qb14）并具有一个与相应的子位线连接的源／漏区；与上述的选择晶体管的另一个源／漏区和相应的主位线连接的过渡层（32、44、48、52、56）并在上述的许多子位线对的层和上述主位

专利地区：日本